cheader

シラバス詳細照会

シラバス詳細照会

  • 講義要項やWebシラバスの記載内容は、登録された受講生の人数や理解度に応じて、授業開始後に変更となる可能性があります。

main start

授業情報

開講年度 2017年度 開講箇所 大学院情報生産システム研究科
科目名
省エネルギーLSIシステム

担当教員 篠原 尋史
学期曜日時限 春学期  水2時限
科目区分 集積システム分野 配当年次 1年以上 単位数 2
使用教室 講義室4 キャンパス 北九州
科目キー 440113330A 科目クラスコード 01
授業で使用する言語 日・英併用
  コース・コード ELCX622L
大分野名称 電気電子工学
中分野名称 電気電子工学
小分野名称 電子デバイス・電子機器
レベル 修士レベル 授業形態 講義

シラバス情報

最終更新日時:2017/03/13 21:09:44

授業概要

モバイルやセンサーノードなどの限られた電力・エネルギーで動作する分野やデータセンタのように莫大な電力を消費する分野では、処理あたりに要するエネルギーを小さくすることが重要課題となる。しきい値電圧付近まで電源電圧を低くすることがエネルギー効率を高める本質的方法として知られている。

本科目では、エネルギー効率最適化の原理を解説し、様々な要素回路とそれを統合したシステムLSIにおける実現方法、応用システムを最新の研究事例を織り交ぜて講義する。

 

Energy-efficiency has been recognized as an important factor in both restricted power and energy application such as mobile terminal or sensor node and energy hungry data center. It is known that low voltage operation at sub/near threshold region is a fundamental approach to improve the energy-efficiency.

In this class, fundamentals of energy-efficiency and its optimization are lectured. Then implementation technologies in many kinds of circuits, total chip integration, application systems are discussed with state of the art efforts.

授業の到達目標 エネルギー効率の概念、素子ばらつきと回路動作への影響、省エネルギー回路とシステムの基本を理解する。

Understand the concept energy-efficiency, device variation and its effects on circuit operation, basics of energy-efficient circuits and systems.
事前・事後学習の内容 レポート作成に2時間程度必要
About 2 hours for making report
授業計画

[ 1]  背景と概要

[ 2]  MOSFET
[
3]  CMOSの電気的特性

[ 4]  エネルギー効率
[
5]  デバイス特性とばらつき
[
6]  省エネルギーロジック回路(1)
[
7]  省エネルギーロジック回路(2)

[ 8]  理解度確認(中間)

[第 9回]  省エネルギーSRAM (1) 

[10]  省エネルギーSRAM (2)

[11]  省エネルギーSRAM (3)
[
12]  省エネルギーアナログ
[
13]  電源システム

[14]  統合省エネルギーLSI

[15]  理解度確認(最終)


 1.
 Background and Overview
 2.  MOS FET
 3.  Electric Characteristics of CMOS
 4.  Energy Efficiency
 5.  Device Technology and Variation
 6.  Energy-Efficient Logic Circuits (1)
 7.  Energy-Efficient Logic Circuits (2)

 8.  Check of Understanding (Midterm)

 9.  Energy-Efficient SRAM (1)

10.  Energy-Efficient SRAM (2)
11.  Energy-Efficient SRAM (3)
12.  Energy-Efficient Analog
13.  Power Management System
14.  Integrated Energy-Efficient LSI

15.  Check of Understanding (Final)

教科書 配布資料
Handouts
参考文献 ウエスト&ハリス CMOS VLSI回路設計 基礎編、応用編、第4版、丸善
角南英夫、川上祥二編著、篠原尋史共著 メモリデバイスイメージセンサ、丸善
J. Rabaey, Low Power Design Essentials, Springer
N. H. E. Weste, D. M. Harris, CMOS VLSI Design: A Circuits and Systems Perspective, 4th edition, Addison-Wesley
成績評価方法
割合 評価基準
試験: 60% 理解度確認試験を二度行う(中間、期末)
Examination of Understanding is held two times (Midterm, Final)
レポート: 20% 講義後に提示される課題へのレポート
Reports on the assignments presented after lectures
平常点評価: 20% 出席率 80%以上
Attendance no less than 80%
備考・関連URL

課題レポートに対して、次回に解答説明とチェックされたレポート返却でフィードバックする。

Assignment is feed-backed by explanation of solution and returning checked report at next time.

ページの先頭へ戻る

Copyright © Media Network Center,Waseda University 2006-2019.All rights reserved.

read